F-03 ED0 241

### SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE Patent Number: JP10163840 Publication date: 1998-06-19 Inventor(s): SADAYUKI HIDEKAZU; AGATA MASASHI; KII NAOTO Applicant(s): MATSUSHITA ELECTRIC IND CO LTD Requested Patent: ☐ JP10163840 Application Number: JP19960324927 19961205 Priority Number(s): IPC Classification: H03K17/22; G06F1/24; G06F12/16; G11C7/00 EC Classification: Equivalents: **Abstract** PROBLEM TO BE SOLVED: To normally generate a reset pulse signal even at the time of power reclosing just after power disconnection in a power-on reset circuit. SOLUTION: An electric charge eliminating circuit 502 which eliminates residual charge at the time of power disconnection and an N-channel MOS transistor 19 are added to a node N11. Because residual charge at the node N11 is instantly eliminated at the time of power disconnection by the circuit 502, a reset pulse signal can normally be

generate a reset pulse signal because similarly, leak current occurs at the transistor 19.

Data supplied from the esp@cenet database - I2

generated. Also, even if a leakage current occurs at an N-channel MOS transistor 17 by the transistor 19 because a substrate voltage is shallow at the time of turning on power, the node N11 is reset in a low level and can normally

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平10-163840

(43)公開日 平成10年(1998) 6月19日


(51) Int.Cl. <sup>8</sup>	識別記	号		FΙ				
H03K 1	17/22			H03K	17/22		С	
G06F	1/24			G 0 6 F 12/16 3 4 0 S				
1	12/16 3 4 0			G11C				
G11C	7/00 3 1 1	3 1 1 G 0 6 F 1/00			351	•		
				審査請求	R 未請求	請求項の数15	OL	(全 11 頁)
(21)出願番号	特願平8-324	8-324927 (71) 出願人 000005821						
(22)出願日	平成8年(1996	成8年(1996)12月5日			大阪府門	器産業株式会社 門真市大字門真		<u>t</u>
				(72)発明者	f 定行	門真市大字門真	1006番垣	松下電器
				(72)発明者				
					大阪府門 産業株式	『真市大字門真』 《会社内	1006番地	松下電器
				(72)発明者		[人 ]真市大字門真]	<del>N 28.</del> 200	1 纵下帝籍
•				1	産業株式		O O HI M	
				(74)代理人		滝本 智之	<b>外</b> 1名	<b>)</b>

## (54) 【発明の名称】 半導体集積回路装置

#### (57) 【要約】

【課題】 パワーオンリセット回路において、電源切断 直後の電源再投入時においても正常にリセットパルス信 号を発生させる。

【解決手段】 ノードN11に電源切断時の残留電荷を除去する電荷除去回路502と、NチャネルMOSトランジスタ19とを付加する。電荷除去回路502によって電源切断時にノードN11の残留電荷は瞬時に法去されるので、正常にリセットパルス信号を発生できる。またNチャネルMOSトランジスタ19によりNチャネルMOSトランジスタ17でリーク電流が生じても、同様にNチャネルMOSトランジスタ19でリーク電流が生じるので、ノードN11はローレベルにリセットされて正常にリセットパルス信号が発生できる。



#### 【特許請求の範囲】

【請求項1】 電源とノードとの間に接続された第1のMOSトランジスタと、前記ノードがハイレベルのとき前記第1のMOSトランジスタを導通させる手段と、前記ノードがローレベルのとき、電源電圧が所定のレベルを越えてから所定の遅延を経て、前記第1のMOSトランジスタを導通させる手段と、前記ノードと前記電源への間にソース、ドレイン間電流経路が接続され、前記ノードから前記電源への一方向のみに電流が流れるようダイオード接続された第2のMOSトランジスタとを有することを特徴とする半導体集積回路装置。

【請求項2】 第2のMOSトランジスタが、ソースが電源に接続され、ゲートとドレインが前記ノードに共通接続されたNチャネルMOSトランジスタであることを特徴とする請求項1記載の半導体集積回路装置。

【請求項3】 第2のMOSトランジスタが、ソースが前記ノードに接続され、ゲートとドレインが電源に共通接続されたPチャネルMOSトランジスタであることを特徴とする請求項1記載の半導体集積回路装置。

【請求項4】 電源とノードとの間に接続された第1のMOSトランジスタと、前記ノードがハイレベルのとき前記第1のMOSトランジスタを導通させる手段と、前記ノードがローレベルのとき、電源電圧が所定のレベルを越えてから所定の遅延を経て、前記第1のMOSトランジスタを導通させる手段と、前記ノードと基準電位との間にソース、ドレイン間電流経路が接続され、所定の固定電位にゲートが接続された第3のMOSトランジスタとを有することを特徴とする半導体集積回路装置。

【請求項5】 前記ノードと基準電位との間にソース、ドレイン間電流経路が接続され、所定の固定電位にゲートが接続された第3のMOSトランジスタを有することを特徴とする請求項1記載の半導体集積回路装置。

【請求項6】 前記所定の固定電位が基準電位であることを特徴とする請求項4または請求項5記載の半導体集積回路装置。

【請求項7】 前記所定の固定電位が基板電位であることを特徴とする請求項4または請求項5記載の半導体集積回路装置。

【請求項8】 前記ノードの電圧レベルに基づいてパワーオンリセットパルスを発生させることを特徴とする請求項1、請求項2、請求項3、請求項4、請求項5、請求項6または請求項7のいずれかに記載の半導体集積回路装置。

【請求項9】 ノードに接続された容量と、電源と前記ノードとの間にソース、ドレイン間電流経路が接続され、電源電圧が所定のレベルを越えたとき前記容量を充電する第1のMOSトランジスタと、前記ノードと前記電源との間にソース、ドレイン間電流経路が接続され、前記ノードから前記電源への一方向のみに電流が流れるようダイオード接続された第2のMOSトランジスタと

を有することを特徴とする半導体集積回路装置。

【請求項10】 第2のMOSトランジスタがソースが 電源に接続され、ゲートとドレインが前記ノードに共通 接続されたNチャネルMOSトランジスタであることを 特徴とする請求項9記載の半導体集積回路装置。

【請求項11】 第2のMOSトランジスタがソースが前記ノードに接続され、ゲートとドレインが電源に共通接続されたPチャネルMOSトランジスタであることを特徴とする請求項9記載の半導体集積回路装置。

【請求項12】 前記ノードと基準電位との間にソース、ドレイン間電流経路が接続され、所定の固定電位にゲートが接続された第3のMOSトランジスタを有することを特徴とする請求項9記載の半導体集積回路装置。

【請求項13】 前記所定の固定電位が基準電位であることを特徴とする請求項12記載の半導体集積回路装置。

【請求項14】 前記所定の固定電位が基板電位であることを特徴とする請求項12記載の半導体集積回路装置。

【請求項15】 前記ノードの電圧レベルに基づいてパワーオンリセットパルスを発生させることを特徴とする請求項9、請求項10、請求項11、請求項12、請求項13または請求項14のいずれかに記載の半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路装置に関し、特に、電源投入時にパワーオンリセットパルスを発生する半導体集積回路装置に関するものである。

[0002]

【従来の技術】従来から、半導体集積回路装置では電源 投入時に、同一チップ上に集積した別の回路を初期化す るためのパルス信号を発生するパワーオンリセットパル ス発生回路が用いられている。

【0003】図10に従来のパワーオンリセットパルス発生回路を示す。このようなパワーオンリセットパルス発生回路は、例えば特開昭63-246919号公報等に開示されている。

【0004】図10を参照して、このパワーオンリセットパルス発生回路の構成を説明する。

【0005】11は入力がノードN11に接続されたインバータ、12は入力がノードN12に接続されたインバータ、13は入力がインバータ12の出力点であるノードN13に接続され、パワーオンリセットパルスを出力端子T11に出力するインバータである。14はゲートはノードN12に、ソースは電源端子T10に、ドレインはノードN11に接続されたPチャネルMOSトランジスタ、22はゲートはノードN11に接続されたNチャネルMOSトランジスタであり、14と22によ

り、ノードN12を入力とし、ノードN11を出力とす るインバータが形成されている。また、このインバータ とインバータ11によりフリップフロップが形成されて いる。C11は一端がノードN11に、他端がグランド E10に接続されたキャパシタ、C12は一端が電源端 子T10に、他端がノードN12に接続されたキャパシ 夕である。501はNチャネルMOSトランジスタのド レインとゲートを接続したMOSダイオードD11、D 12を直列接続したMOSダイオードアレイであり、M OSダイオードアレイ501においては、ドレインとゲ ートは出力端子T11に、ソースはノードN14に接続 されている。15はドレインがノードN12に、ゲート がノードN14に、ソースがグランドE10に接続され たNチャネルMOSトランジスタ、16はドレインがノ ードN14に、ゲートがノードN13に、ソースがグラ ンドE10に接続されたNチャネルMOSトランジスタ である。C13は一端がノードN14に、他端がグラン ドE10に接続されたキャパシタである。

【0006】次に図10の従来のパワーオンリセットパルス発生回路の動作について、電源投入時の動作波形図である図11を参照しながら説明する。

【0007】図11において、電源投入前(t30以前)には各ノードN $11\sim$ N14および出力端子T11の電位は0Vであるとする。時刻 t30で電源が投入されると(図11(a))、まず、ノードN11はローレベルを保持している。そしてNチャネルM0Sトランジスタ15はオフ状態であるので、キャパシタ012にカーングにより、ノードN12は電源電圧まで上昇する。したがって、インバータ11がオンすると、ノードN11にローレベル、ノードN12にハイレベルが出力される(図11(b)、(110)。このとき、インバータ1212によってノードN1313はローレベル(図111

(d))、さらにインバータ13によって出力端子T1 1にはハイレベルが出力され(図11(f))、MOS ダイオードアレイ501を通してノードN14の充電を 開始する(図11 (e))。時刻 t 31にノードN 14 の電位がNチャネルMOSトランジスタ15のしきい電 圧VT15を越えると、NチャネルMOSトランジスタ 15がオン状態になり、ノードN12の電位を引き下げ る。ノードN12がローレベルに引き下げられると、P チャネルMOSトランジスタ14、NチャネルMOSト ランジスタ22、およびインバータ11で形成されるフ リップフロップが反転する。その結果、ノードN11は ハイレベル、ノードN12はローレベル、ノードN13 はハイレベルとなり、出力端子T11はローレベルが出 カされる。このとき、ノードN13がハイレベルとなる ので、NチャネルMOSトランジスタ16はオン状態に なり、キャパシタC13の蓄積電荷が放電されて、ノー ドN14はローレベルとなる。

【0008】以上の動作によって、時刻 t 30からノー

ドN12がNチャネルMOSトランジスタ15のオンにより反転される時刻t31までの期間がハイレベルとなるようなリセットパルス信号が出力端子T11に出力される。その後の電源が投入されている間は、ノードN12とノードN13はハイレベル、ノードN12とノードN14と出力端子T11はローレベルに保たれている。最後に、時刻t32で電源を切断すると、PチャネルMOSトランジスタ14のゲートが接続されているノードN12がローレベルであるので、ノードN11の蓄積ではPチャネルMOSトランジスタ14によって除去されて、ノードN11はローレベルにリセットされる。【0009】

【発明が解決しようとする課題】上記従来のパワーオンリセットパルス発生回路は、電源投入時にローレベルを保つノードN11と電圧検出回路とによって、リセットパルス信号を発生させている。

【0010】しかしながら、従来の回路構成では、電源を切断した直後の電源再投入時の回路動作が考慮されていない。つまり、電源切断直後の電源再投入時ではノードN11がローレベルにリセットできていない場合が考えられ、そのような状態で電源投入を行った場合はリセットパルス信号は発生されない。このリセットパルス信号は同一チップ上に集積された他の回路の初期化に用いられるため、ひいてはチップ全体の誤動作を引き起こすという問題がある。

【0011】以下、この問題点について、図10のパワーオンリセットパルス発生回路を例にとって、電源切断直後に電源再投入を行ったときの動作を説明する。なお、説明に際しては、電源再投入時の動作波形図である図12も参照する。

【0012】図10のパワーオンリセットパルス発生回路は、電源投入時にはノードN11の電位がローレベルであることを前提としている。しかし、半導体集積回路装置では頻繁に電源をオン・オフさせる動作があったり、あるいは、動作時に停電のため電源が一瞬オフすると、電源が切断されてから再投入されるまでの時間が短いために、ノードN11の蓄積電荷を十分に放電することができず、再び電源を投入したときに本来ローレベルであるべきノードN11がハイレベルと誤認識され、その結果リセットパルス信号が発生しないという事態が起こる。

【0013】図12において、電源切断前ではノードN11はハイレベル(図12(b))、ノードN12はローレベル(図12(c))、ノードN13はハイレベル(図12(d))、ノードN14はローレベル、出力端子T11はローレベルである(図12(e))。時刻t33で電源を切断すると(図12(a))、PチャネルMOSトランジスタ14のゲートが接続されているノードN12がローレベルであり、かつ電源端子T10の電

位が降下するので、ハイレベルであるノードN11の蓄 積電荷はPチャネルMOSトランジスタ14を通して電 源端子T10に放電される。ところが、このPチャネル MOSトランジスタ14の電荷除去能力はあまり大きく できない。それは、電源投入時のキャパシタC12によ るカップリング作用を確実にするために、 PチャネルM OSトランジスタ14の入力容量とNチャネルMOSト ランジスタ22の入力容量を合わせたものがキャパシタ C12の容量に対して十分小さくなるようにする必要が あるためである。キャパシタC12の容量はレイアウト 面積の制約もあり、無制限に大きくすることはできず、 結局、PチャネルMOSトランジスタ14のサイズを小 さく抑えなければならないことになる。したがって、ノ ードN11の電位は降下する電源電圧に十分追随するこ とができず、ノードN11の電位は緩やかに降下する。 【0014】次に、電源切断時間が非常に短い状態で電 源を再投入すると(図12、t34)、ノードN12は キャパシタC12のカップリング作用によって電源電圧 VDDに追随しようとするが、ノードN11の蓄積電荷 が十分放電されずノードN11はハイレベル状態のまま であるので、ノードN11を入力とするインバータ11 はローレベルを出力してノードN12をリセットする。 その結果、ノードN12はローレベル、インバータ12 によってノードN13はハイレベル、インバータ13に よって出力端子T11はローレベルが出力される。ま た、ノードN14はローレベルである。これらのレベル 状態は電源立ち上がり後もそのまま保持されるため、出 力端子T11には結局リセットパルス信号が発生されな い。

【0015】以上説明したように、電源切断直後の電源再投入時には、ノードN11がハイレベル状態のままパワーオンリセットパルス発生回路が動作する可能性があり、このときにリセットパルス信号は発生されない。このリセットパルス信号は同一チップ上に集積した他の回路の初期化に用いられるため、このリセットパルス信号の不発生はチップ全体の誤動作を引き起こす原因となり、非常に問題となる。

【0016】本発明の目的は、上記のような問題点を解決し、電源切断直後の電源投入時にも確実にパワーオンリセットパルスが発生される半導体集積回路装置を提供することである。

#### [0017]

【課題を解決するための手段】この目的を達成するために本発明の半導体集積回路装置は、パワーオンリセットパルス発生のために用いるノードに、電荷除去のための回路を付加するように構成している。

【0018】本発明の請求項1に記載の発明の半導体集積回路装置は、電源とノードとの間に接続された第1のMOSトランジスタと、前記ノードがハイレヘルのとき第1のMOSトランジスタを導通させる手段と、前記ノ

ードがローレベルのとき、電源電圧が所定のレベルを越えてから所定の遅延を経て、第1のMOSトランジスタを導通させる手段と、前記ノードと電源との間にソース、ドレイン間電流経路が接続され、前記ノードから電源への一方向のみに電流が流れるようダイオード接続された第2のMOSトランジスタとを有することを特徴とする。第2のMOSトランジスタはそのトランジスタサイズを十分大きくすることが可能であり、電源切断時、きわめて短い時間でノードの蓄積電荷を除去することができ、電源切断時間が非常に短い場合でも、その後の電源再投入時に確実に正常な動作が行われる。

【0019】請求項2に記載の発明は、前記請求項1に記載の発明の半導体集積回路装置において、第2のMOSトランジスタを、ソースが電源に接続され、ゲートとドレインが前記ノードに共通接続されたNチャネルMOSトランジスタとしたものである。また、請求項3に記載の発明は、前記請求項1に記載の発明の半導体集積回路装置において、第2のMOSトランジスタを、ソースが前記ノードに接続され、ゲートとドレインが電源に共通接続されたPチャネルMOSトランジスタとしたものである。

【0020】請求項4に記載の発明の半導体集積回路装 置は、電源とノードとの間に接続された第1のMOSト ランジスタと、前記ノードがハイレベルのとき第1のM OSトランジスタを導通させる手段と、前記ノードがロ ーレベルのとき、電源電圧が所定のレベルを越えてから 所定の遅延を経て、第1のトランジスタを導通させる手 段と、前記ノードと基準電位との間にソース、ドレイン 間電流経路が接続され、所定の固定電位にゲートが接続 された第3のMOSトランジスタとを有することを特徴 とする。第3のMOSトランジスタは前記ノードが誤っ てハイレベルになるのを防止する。第3のMOSトラン ジスタのゲートは固定電位に接続されるため、第3のM OSトランジスタのゲート容量が第1のMOSトランジ スタのゲート容量に並列接続されることはない。その結 果、電源とのカップリング動作等を正常に行わせなが ら、かつ、第1のMOSトランジスタのトランジスタサ イズを、第3のMOSトランジスタのゲート容量と無関 係に、ある程度まで大きくすることができる。したがっ て、電源切断時のノードの蓄積電荷除去が速くなり、電 源切断時間が短い場合でも、その後の電源再投入時に確 実に正常な動作が行われる。

【0021】請求項5に記載の発明は、前記請求項1に記載の半導体集積回路装置において、さらに、前記請求項4に記載の発明と同様に、前記ノードと基準電位との間にソース、ドレイン間電流経路が接続され、所定の固定電位にゲートが接続された第3のMOSトランジスタを有することを特徴とするものである。

【0022】請求項6に記載の発明は、前記請求項4または5に記載の半導体集積回路装置において所定の固定

電位が前記基準電位であることを特徴とするものである。また、請求項7に記載の発明は、前記請求項4または5に記載の半導体集積回路装置において所定の固定電位が基板電位であることを特徴とするものである。いずれも、電源投入後、基板電圧が十分深くなった通常動作時には第3のMOSトランジスタで電流が流れることがなくなり、無駄な電力を消費しない。

【0023】請求項8に記載の発明は、前記請求項1、2、3、4、5、6または7に記載の半導体集積回路装置において、前記ノードの電圧レベルに基づいてパワーオンリセットパルスを発生させることを特徴とするものである。これによって、電源切断時間が短い場合でも、その後の電源再投入時に確実にパワーオンリセットパルスを発生することができる。

【0024】請求項9に記載の発明の半導体集積回路装置は、ノードに接続された容量と、電源と前記ノードとの間にソース、ドレイン間電流経路が接続され、電源圧が所定のレベルを越えたとき容量を充電する第1のMOSトランジスタと、前記ノードと電源との間にソース、ドレイン間電流経路が接続され、前記ノード接続され、デレイン間電流経路が接続され、前記ノード接続された第2のMOSトランジスタとを有することを特徴とする。第2のMOSトランジスタはそのトランジスタサイズを十分大きくすることが可能であり、電源切断時でメードの蓄積電荷を除去することができ、電源切断時間が非常に短い場合でも、その後の電源再投入時に確実に正常な動作が行われる。

【0025】請求項10に記載の発明は、前記請求項9に記載の半導体集積回路装置において、第2のMOSトランジスタがソースが電源に接続され、ゲートとドレインが前記ノードに共通接続されたNチャネルMOSトランジスタであることを特徴とするものである。また、請求項11に記載の発明は、前記請求項9に記載の半導体集積回路装置において、第2のMOSトランシスタがソースが前記ノードに接続され、ゲートとドレインが電源に共通接続されたPチャネルMOSトランジスタであることを特徴とするものである。

【0026】請求項12に記載の発明は、前記請求項9に記載の半導体集積回路装置において、前記ノードと基準電位との間にソース、ドレイン間電流経路が接続され、所定の固定電位にゲートが接続された第3のMOSトランジスタを有することを特徴とするものである。これによって、第2のMOSトランジスタが電源投入時にリークする等の問題が生じても、第3のMOSトランジスタによって前記ノードを確実にローレベルに保持することができる。

【0027】請求項13に記載の発明は、前記請求項12に記載の半導体集積回路装置において、所定の固定電位が前記基準電位であることを特徴とするものである。また、請求項14に記載の発明は、前記請求項12記載

の半導体集積回路装置において、所定の固定電位が基板 電位であることを特徴とするものである。いずれも、電 源投入後、基板電圧が十分深くなった通常動作時には第 3のMOSトランジスタで電流が流れることがなくな り、無駄な電力を消費しない。

【0028】請求項15に記載の発明は、前記請求項9、10、11、12、13または14に記載の半導体集積回路装置において、前記ノードの電圧レベルに基づいてパワーオンリセットパルスを発生させることを特徴とするものである。これによって、電源切断時間が短い場合でも、その後の電源再投入時に確実にパワーオンリセットパルスを発生することができる。

[0029]

【発明の実施の形態】以下本発明の実施の形態について、図面を参照しながら説明する。

【0030】 (第1の実施の形態) 図1は、本発明の第 1 の実施の形態におけるパワーオンリセットパルス発生 回路の構成を示すものである。図1のパワーオンリセッ トパルス発生回路と図10に示される従来のそれとの相 違点は、NチャネルMOSトランジスタ22が除去さ れ、インバータ11とキャパシタC11の接続点である ノードN11に接続される電荷除去回路502と、Nチ ャネルMOSトランジスタ19が付加されている点であ る。電荷除去回路502はソースが電源端子T10に、 ゲートとドレインがノードN11に接続されているNチ ヤネルMOSトランジスタ17と、ソースがノードN1 1に、ゲートとドレインが電源端子T10に接続されて いるPチャネルMOSトランジスタ18とから構成され ている。また、NチャネルMOSトランジスタ19は、 ゲートとソースはグランドE10に、ドレインはノード N11に接続されている。

【0031】この構成によれば、NチャネルMOSトランジスタ22がないため、このゲート容量が、電源投入時にキャパシタC12によるカップリング作用を妨げることがなくなる。すなわちノードN12がキャパシタC12によって電源電圧VDDに追随することを妨げるものが、主として、PチャネルMOSトランジスタ14のゲート容量のみとなる。したがって、従来よりもPチャネルトランジスタ14を大きくすることができる。その結果、電源切断時にノードN11の電位がより速く降下することになり、電源切断時間が短い場合でも、次の電源再投入時にパワーオンリセットパルスが発生しないという不具合を生じにくくなる。

【0032】単に、ノードN11とグランドとの間のNチャネルMOSトランジスタ22を除去しただけでは、ノードN11がローレベルを維持すべきときにも種々の要因によってハイレベルになってしまうという誤動作が生じる危険があるが、本実施の形態では、NチャネルMOSトランジスタ19によって、そのような誤動作が生じないようにしている。

【0033】さらに、本実施の形態では、電荷除去回路502によって電源切断時のノードN11の放電をより確実にしている。以下、電荷除去回路502およびNチャネルMOSトランジスタ19の動作について説明する。

【0034】まず、電荷除去回路502の動作につい て、電源切断直後の電源再投入時の動作波形図である図 2を参照して説明する。図2において、電源切断前では ノードN 1 1 はハイレベル(図 2 (b))、ノードN 1 2はローレベル(図2(c))、ノードN13はハイレ ベル(図2(d))、出力端子T11はローレベルであ る(図2 (e))。時刻 t 10 で電源を切断すると(図 2(a))、電源端子T10の電位が下がる。Nチャネ ルMOSトランジスタ17のゲートはハイレベルである ノードN11にソースは電源端子T10に接続されてい るので、NチャネルMOSトランジスタ17はオン状態 になり、ノードN11の蓄積電荷を電源端子T10に流 出させて、ノードN11をリセットする。また、Pチャ ネルMOSトランジスタ18も同様に、ソースはハイレ ベルであるノードN11に、ゲートは電圧降下する電源 端子T10に接続されているので、蓄積電荷を電源端子 T10に流出させて、ノードN11をローレベルにリセ ットする。

【0035】前述したように、PチャネルMOSトランジスタ14は、電源投入時のキャパシタC12によるカップリング作用を確実にするためにトランジスタのサイズをあまり大きくできない。しかし、NチャネルMOSトランジスタ17およびPチャネルMOSトランジスタ18にはそのような制約がないので、蓄積電荷を瞬時に引き抜けるようにトランジスタサイズを設定することができる。

【0036】次に、電源切断時間が非常に短い状態で電源を再投入すると(図2、t11)、ノードN11はローレベルにリセットされているので、ノードN12はハイレベル、インバータ12によってノード13はローレベル、インバータ13によって出力端子T11にハイレベルが出力される。したがって、リセットパルス信号を正常に発生させることができる。

【0037】なお、電荷除去回路502においては、NチャネルMOSトランジスタ17あるいはPチャネルMOSトランジスタ18の片方のみであっても蓄積電N時去は行うことができる。しかし、図1に示すようにNチャネルMOSトランジスタ17とPチャネルMOSトランジスタ17とPチャネルMOSトランジスタ18を両方用いたときは、さらに確実に基板の間に形成されるNチャネルMOSトランジスタのVに変動した、電源切断時に電源端子がVDDから0Vに変動したとき、基板電位が瞬間的に大きく負電位に変動して、NチャネルMOSトランジスタ17のしきい電圧VTが大

きくなり、NチャネルMOSトランジスタ17のみでは 十分にノードN11の蓄積電荷を除去できない場合があ るからである。PチャネルMOSトランジスタはNウェ ル内に形成されており、基板電圧VBBの影響は受けな いので、そのような場合においてもノードN11をロー レベルにリセットすることができる。また、この電荷除 去回路502は電源投入後はノーマリオフ状態であるの で、定常的な電流は流れず電力は消費しない。

【0038】次に、NチャネルMOSトランジスタ19の動作について、電源投入時に基板電圧が浅いために、NチャネルMOSトランジスタが微少リークを生ずる場合を例にとって説明する。動作説明の前に、まず基板電圧VBBについて説明する。

【0039】図3は基板電圧効果を示すグラフで、横軸は基板電圧VBB、縦軸はNチャネルMOSトランジスタのしきい電圧VTNである。図から分かるように負の基板電圧VBBによって基板を負電位にバイアスすることによって、しきい電圧VTNは大きくなり、また基板電圧VBBの変動に対するしきい電圧VTNの変動が小さくなるという効果が得られる。特にメモリーICなどでは、ラッチアップ防止、メモリーセルの電荷保持特性の向上やしきい電圧の変動を抑える等の目的で、基板を負電位にバイアスする基板電圧発生回路が同一チップ上に設けられている場合がある。

【0040】NチャネルMOSトランジスタの基板端子 に所定の負電圧である基板電圧が印加されている間は、 このNチャネルMOSトランジスタは所定のしきい電圧 を保持することができる。しかし、負電圧である基板電 圧を用いるようあらかじめ設計されたNチャネルMOS トランジスタにおいて、基板端子に十分な基板電圧が印 加されなかった場合は、図3の特性からも分かるように NチャネルMOSトランジスタのしきい電圧は小さくな る。言い換えると、NチャネルMOSトランジスタがデ ィプレッション化して弱電流が流れる状態となる。電源 投入後、基板電圧が印加されるまでには、基板電圧発生 回路が動作する所定のしきい電圧に電源電圧が達するま での時間と、ポンピング回路が動作して徐々に基板を負 電位にバイアスするまでの時間を要する。したがって、 電源投入直後は基板電圧が十分に発生せず、Nチャネル MOSトランジスタがディプレッション化することによ って、NチャネルMOSトランジスタのリーク電流が発 生する。

【0041】まず、図1においてNチャネルMOSトランジスタ19がない回路構成で、電源投入時に基板電圧VBBが十分に発生しない場合の動作を図4を参照して説明する。電源投入前(時刻t13以前)には各ノードN11~N14および出力端子T11の電位は0Vとする。また、NチャネルMOSトランジスタとPチャネルMOSトランジスタのしきい電圧VTN、VTPは同じであるとする(VTN=VTP=VT)。時刻t13で

電源を投入した直後は(図4(a))、基板電圧VBB が十分に発生せず、基板電位が十分に負電位にバイアス されていないので、NチャネルMOSトランジスタ17 がディプレッション化してリーク電流が流れる。このリ 一ク電流によってノードN11は電源電圧の上昇に追随 してハイレベルに遷移する(図4(b))。また、Nチ ャネルMOSトランジスタ15のリーク電流によってキ ャパシタC12のカップリング作用が十分に働かず、ノ ードN12はハイレベルに遷移しない(図4(c))。 したがって、時刻 t 1 4 で電源電圧がしきい電圧 V T に なると、インバータ11が動作してノードN12はロー レベル(図4(c))、インバータ12によってノード N 1 3はハイレベル(図4(d))、インバーター13 によって出力端子T11にはローレベルが出力されて (図4 (e))、結局リセットパルス信号が発生しな 11.

【0042】次にNチャネルMOSトランジスタ19を 付与した回路構成で、電源投入時に基板電圧VBBが十 分に発生しない場合の動作を図5を参照して説明する。 電源投入前(時刻t15以前)には各ノードN11~N 14および出力端子T11の電位は0Vとする。また、 NチャネルMOSトランジスタとPチャネルMOSトラ ンジスタのしきい電圧VTN、VTPは同じであるとす る(VTN=VTP=VT)。時刻t15で電源を投入 した直後は(図5 (a))、基板電圧VBBが十分に発 生せず、基板電位が十分に負電位にバイアスされていな いので、NチャネルMOSトランジスタ17がディプレ ッション化してリーク電流が流れる。しかし、ノードN 11に接続されているNチャネルMOSトランジスタ1 9 においても同様にディプレッション化によるリーク電 流が流れるので、ノードN11に蓄積する電荷をグラン ドE10に除去することができる。したがって、ノード N11は確実にローレベルにリセットされる(図5 (b)) .

【0043】また、NチャネルMOSトランシスタ15のリーク電流によって、キャパシタC12のカップリング作用が十分働かず、ノードN12はハイレベルに遷移しない(図5(c))。しかし、電源電圧がしきい配と VTになると(図5、t16)、ノードN11は0V (ローレベル)にリセットされているため、インバータ11はノードN12にハイレベル出力する(図5(c))。その結果、インバータ12によってノードN13はローレベル(図5(d))、インバータ13によって出力端子T11はハイレベル出力となって(図5で出力端子T11はハイレベル出力となって(図5で出力端子T11はハイレベル出力となって(図5で書荷除去用のNチャネルMOSトランジスタ17のサイズよりも十分大きくすることが重要である。

【0044】なお、NチャネルMOSトランジスタ19

はゲート電極がグランドに接続されておりノーマリオフ 状態であるので、基板電圧VBBが十分発生されれば定 常的な電流は流れず、電力は消費しない。また、基板電 圧発生回路を用いている場合は、NチャネルMOSトランジスタ19のゲートを基板電位に接続してもよい。この場合、基板電位を検知してNチャネルMOSトランジスタがオン・オフする。つまり、基板電圧のでディプレッシスタがオン・オフする。つまり、高様にディプレッシにはでいるNチャネルMOSトランジスタ17のリーク電流をグランドに放出する。基板電位が正常に負電圧がいたであるようになれば、ゲート電極には負電圧がいたれるのでNチャネルMOSトランジスタ19はカットオフして電流は流れない。

【0045】以上のように本実施の形態によれば、電源切断時に電荷除去回路502によってノードN11の残留電荷が瞬時に除去されるので、電源切断直後の電源再投入時においても確実にパワーオンリセットパルスを発生させることができる。また、電源投入時に基板電圧VBBが十分に発生しない場合において、NチャネルMOSトランジスタ17のリーク電流によりノードN11に電荷が注入されても、NチャネルMOSトランジスタ19によってこの蓄積電荷を除去することができるので、確実にパワーオンリセットパルスを発生させることができる。

【0046】 (第2の実施の形態) 以下本発明の第2の 実施の形態について図面を参照しながら説明する。

【0047】図6は本発明の第2の実施の形態における パワーオンリセットパルス発生回路を示す構成図であ る。図6において、502は電荷除去回路で、ソースが 電源端子T10に、ゲートとドレインがノードN15に 接続されているNチャネルMOSトランジスタ17と、 ソースがノードN11に、ゲートとドレインが電源端子 T10に接続されているPチャネルMOSトランジスタ 18とから構成されている。19はNチャネルMOSト ランジスタで、ゲートとソースはグランドE10に、ド レインはノードN15に接続されている。20はゲート がグランドE10に、ソースが電源端子T10に、ドレ インがノードN15に接続されたPチャネルMOSトラ ンジスタ、C14は一端がグランドE10に、他端がノ ードN15に接続されたキャパシタ、21はノードN1 5を入力とするインバータである。210、211はそ れぞれインバータ21を構成するPチャネルMOSトラ ンジスタ、NチャネルMOSトランジスタである。

【0048】まず、図6のパワーオンリセットパルス発生回路において、PチャネルMOSトランジスタ20とキャパシタC14とインバータ21から構成される部分の動作について動作波形図である図7を参照して説明する。電源投入前はノードN15および出力端子T11はローレベルであるとする。時刻t20で電源を投入する

と(図7 (a))、インバータ21が動作する、この時 点ではノードN15はローレベルであるので(図7

【0049】図6のパワーオンリセットパルス発生回路において、電荷除去回路502の動作を、電源切断直後の電源再投入時の動作波形図である図8を参照して説明する。電源切断前ではノードN15はハイレベル(図8

- (b))、出力端子T11はローレベルである(図8
- (c))。時刻t23で電源を切断すると(図8

(a))、電源端子T10の電位が下がる。NチャネルMOSトランジスタ17のゲートはハイレベルであるノードN15にソースは電源端子T10に接続されているので、NチャネルMOSトランジスタ17はオン状態になり、ノードN15の蓄積電荷を電源端子T10に流出させて、ノードN15をリセットする。また、PチャネルMOSトランジスタ18も同様に、ソースはハイレベルであるノードN15に、ゲートは電圧降下する電源端子T10に接続されているので、蓄積電荷を電源端子T10に流出させて、ノードN15をローレベルにリセットする。

【0050】PチャネルMOSトランジスタ20のトランジスタサイズは、パワーオンリセットパルスのパルス幅を確保するために大きさが制限されるが、NチャネルMOSトランジスタ17とPチャネルMOSトランジスタサイズはこのような制限がなく、大きくすることができるので、瞬時に蓄積電荷を除去できる。次に、電源切断時間が非常に短い状態で電源を再投入すると(図8、t24)、ノードN15はローレベルにリセットされているので、インバータ21によって出力端子T11にハイレベルが出力される。したがって、リセットパルス信号を正常に発生させることができる。

【0051】次にNチャネルMOSトランジスタ19の動作を、電源投入時に基板電圧VBBが十分発生しない場合の動作波形図である図9を参照して説明する。電源投入前(時刻t25以前)にはノードN15および出力

端子T11の電位は0Vとする(図9 (b)、

(c))。時刻t25で電源を投入した直後は(図9

(a))、基板電圧VBBが十分発生せず、基板電位が 十分に負電位にバイアスされていないので、Nチャネル MOSトランジスタ17がディプレッション化してリー ク電流が流れる。しかし、ノードN15に接続されてい るNチャネルMOSトランジスタ19においても同様に ディプレッション化によるリーク電流が流れるので、ノ ードN15に蓄積する電荷をグランドE10に除去する ことができる。したがって、ノードN15は確実にロー レベルにリセットされる。時刻t24で電源電圧がしき い値電圧VTPを越えると、インバータ21によって出 カ端子T11にハイレベルが出力されて、正常にリセッ トパルス信号が発生する。第1の実施の形態でも述べた が、この蓄積電荷除去用のNチャネルMOSトランジス タ19のサイズについては、電荷除去を確実にするため NチャネルMOSトランジスタ17のサイズよりも十分 大きくすることが重要である。なお、NチャネルMOS トランジスタ19はゲート電極がグランドに接続されて おりノーマリオフ状態であるので、基板電圧VBBが十 分発生されれば定常的な電流は流さない。つまり消費電 力は非常に微小である。

【0052】以上の説明では、NチャネルMOSトランジスタ19のゲートはグランドに接続されているとしたが、第1の実施の形態の場合と同様、これは、基板電位に接続してもよい。

【0053】以上のように本実施の形態によれば、第1の実施の形態と同様に、電源切断時に電荷除去回路502によってノードN15の残留電荷が瞬時に除去されるので、電源切断直後の電源再投入時においても確実にパワーオンリセットパルスを発生させることができる。また、電源投入時に基板電圧VBBが十分に発生しない場合において、NチャネルMOSトランジスタ17のリーク電流によりノードN15に電荷が注入されても、NチャネルMOSトランジスタ19によってこの蓄積電荷を除去することができるので、確実にパワーオンリセットパルスを発生させることができる。

[0054]

【発明の効果】以上のように、請求項1ないし請求項8に記載の発明によれば、電源投入後、ある期間のみローレベルを保持し、それ以外はハイレベルとなるノードを有する半導体集積回路装置において、電源切断時にそのノードに残留した蓄積電荷をきわめて短時間で除去することができ、電源切断時間が非常に短い場合でも、その後の電源再投入時に確実に正常な動作を行うことが可能になる。

【0055】また、請求項9ないし請求項15に記載の発明によれば、電源投入後、ある期間内でローレベルからハイレベルにチャージアップされるノードを有する半導体集積回路装置において、電源切断時にそのノードに

残留した蓄積電荷をきわめて短時間で除去することができ、電源切断時間が非常に短い場合でも、その後の電源 再投入時に確実に正常な動作を行うことが可能になる。

【0056】さらに、請求項8または請求項15に記載の発明によれば、蓄積電荷を短時間で除去する手段を付加したノードの電圧レベルに基づいてパワーオンリセットパルスを発生させるので、電源切断時間が非常に短い場合でも、その後の電源再投入時に確実にパワーオンリセットパルスが発生される半導体集積回路装置を実現することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるパワーオン リセットパルス発生回路を示す回路図

【図2】図1のパワーオンリセットパルス発生回路において、電源切断直後の電源再投入時の動作を説明するための波形図

【図3】基板電圧効果を示す図

【図4】図1のパワーオンリセットパルス発生回路において、NチャネルMOSトランジスタ19を除いた場合に、電源投入時に基板電圧が十分発生しないときの動作を説明するための波形図

【図5】図1のパワーオンリセットパルス発生回路において、電源投入時に基板電圧が十分発生しないときの動作を説明するための波形図

【図6】本発明の第2の実施の形態におけるハワーオン リセットパルス発生回路を示す回路図

【図7】図6のパワーオンリセットパルス発生回路の動作を説明するための波形図

【図8】図6のパワーオンリセットパルス発生回路において、電源切断直後の電源再投入時の動作を説明するための波形図

【図9】図6のパワーオンリセットパルス発生回路にお

いて、電源投入時にリーク電流が発生している場合の動 作を説明するための波形図

【図10】従来のパワーオンリセットパルス発生回路を 示す回路図


【図11】従来のパワーオンリセットパルス発生回路の 動作を説明するための波形図

【図12】電源切断直後の電源再投入時の場合において、従来のパワーオンリセットパルス発生回路の有する 問題を説明するための波形図


#### 【符号の説明】


- 11 インバータ
- 12 インバータ
- 13 インバータ
- 14 PチャネルMOSトランジスタ
- 15 NチャネルMOSトランジスタ
- 17 NチャネルMOSトランジスタ
- 18 PチャネルMOSトランジスタ
- 19 NチャネルMOSトランジスタ
- 20 PチャネルMOSトランジスタ
- 21 インバータ
- 210 PチャネルMOSトランジスタ
- 211 NチャネルMOSトランジスタ
- 501 MOSダイオードアレイ
- 502 電荷除去回路
- C11 キャパシタ
- C12 キャパシタ
- C13 キャパシタ
- C14 キャパシタ
- D11 MOSダイオード
- D12 MOSダイオード
- N11 ノード
- N 1 5 ノード


【図1】




【図2】











【図10】



【図11】



【図12】

